PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-204142

(43) Date of publication of application: 09.08.1996

(51)Int.Cl.

H01L 27/108 H01L 21/8242 H01L 21/8234 H01L 27/088 H01L 29/78

(21)Application number: 07-008597

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

24.01.1995


(72)Inventor: KITA AKIO

(54) DYNAMIC RANDON ACCESS MEMORY

(57)Abstract:

PURPOSE: To realize a high density rapid DRAM by satisfying the high level write-in compensation and the cut off characteristics of transistor in the memory cell region of the DRAM as well as improving the drive force of a transistor in the peripheral circuit region.

CONSTITUTION: Within a DRAM 1, the gate insulating film of a transistor of a memory cell array block 11 comprising a memory cell is formed thicker than the gate insulating film of respective transistors of the peripheral circuit block 12 (peripheral circuit region) and an I/O circuit block 13 (I/O circuit region). Besides, the gate insulating film of respective transistors in the memory cell region and the I/O circuit region are formed thicker than the gate insulating film of respective transistors excluding these gate insulating films.



LEGAL STATUS

[Date of request for examination]

24.06.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

3193581

[Date of registration]

25.05.2001

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出版公開番号

特開平8-204142

(43)公開日 平成8年(1996)8月9日

(51) Int.CL*

戲別記号 庁内整理番号 FI

技術表示箇所

H01L 27/108

21/8242 21/8234

7735 - 4M

HO1L 27/10

681 F

27/ 08

102 C

審査 節求 未請求 請求項の数5 OL (全8頁) 最終頁に続く

(21) 出願番号

(22)出頃日

特顯平7-8597

平成7年(1995)1月24日

(71)出窟人 000000295

种電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72)発明者 北 明夫

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 弁理士 船橋 國則

(54)【発明の名称】 ダイナミックランダムアクセスメモリ装置

(57)【要約】

【目的】 本発明は、DRAMのメモリセル領域におけ るトランジスタのカットオフ特性とハイレベルの書き込 み補償を満足するととに周辺回路領域のトランジスタの 駆動力を向上させて、高密度高速DRAMの実現を図 る。

【構成】 DRAM1において、メモリセル領域を構成 するメモリセルアレイプロック11のトランジスタのゲ ート絶縁膜(図示せず)を、周辺回路ブロック12(周 辺回路領域) および I / 〇回路プロック13 (I / 〇回 路領域)の各トランジスタのゲート絶縁膜よりも厚く形 成したものである。またはメモリセル領域およびIノ〇 回路領域の各トランジスタのゲート絶縁膜を、それ以外 の各トランジスタのゲート絶縁膜よりも厚く形成したも のである。



第1光明の実施を川に関するDRAMの構成図

【特許請求の範囲】

【請求項1】 1トランジスタ1キャパシタ型のダイナミックランダムアクセスメモリ装置において、

メモリセル領域のトランジスタのゲート絶縁膜を、該メモリセル領域以外のトランジスタのゲート絶縁膜よりも 厚く形成したことを特徴とするダイナミックランダムア クセスメモリ装置。

【請求項2】 請求項1記載のダイナミックランダムア クセスメモリ装置において、

メモリセル領域におけるトランジスタのゲート絶縁膜の 厚さToxは、動作遅延時間に関するマージン係数をα、 該トランジスタのしきい値電圧をVt'、ハイレベルの電 圧をVcc、該トランジスタのゲート絶縁膜が信頼性上許 容できる最大電界をEoxmax として、Tox>(αVt'+ Vcc)/Eoxmax なる関係を満足することを特徴とする ダイナミックランダムアクセスメモリ装置。

【請求項3】 1トランジスタ1キャパシタ型のダイナミックランダムアクセスメモリ装置において、

メモリセル領域および入出力回路領域の各トランジスタのゲート絶縁膜を、該メモリセル領域および該入出力回 路領域以外のトランジスタのゲート絶縁膜よりも厚く形成したことを特徴とするダイナミックランダムアクセス メモリ装置。

【請求項4】 請求項3記載のダイナミックランダムア クセスメモリ装置において、

メモリセル領域および入出力回路領域における各トランジスタのゲート絶縁膜の厚さ Toxは、動作遅延時間に関するマージン係数をα、該トランジスタのしきい値電圧を Vt'、ハイレベルの電圧を Vcc、該トランジスタのゲート絶縁膜が信頼性上許容できる最大電界を Eoxmax として、Tox> (α Vt'+Vcc) / Eoxmax なる関係を満足することを特徴とするダイナミックランダムアクセスメモリ装置。

【 請求項 5 】 請求項 3 または請求項 4 記載のダイナミックランダムアクセスメモリ装置において、

外部電源電圧を降圧する電圧変換回路を内蔵していることを特徴とするダイナミックランダムアクセスメモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高集積、低消費電力、高速動作をめざしたCMIS (Complimentary Metal In sulator Semiconductor) 型ダイナミックランダムアクセスメモリ装置に関するものである。

[0002]

【従来の技術】ダイナミックランダムアクセスメモリ装置(以下DRAMと記す)の高集積化には目ざましいものがあり、近年では1チップに64メガビットを集積したDRAMも実用化されつつある。このような高集積化は、微細加工技術の目ざましい進歩によるところが大き 50

2

く、それに加えてスケーリング則によるトランジスタの 高性能化によるところが大きかった。上記のようなDR AMでは、メモリセル領域,周辺回路領域および入出力 回路領域の各トランジスタのゲート絶縁膜となるゲート 酸化膜はほぼ同じの厚さに形成されていた。

[0003]

【発明が解決しようとする課題】 1 ビットが一つの蓄積 用キャパシタと一つのスイッチング用トランジスタとか ら構成されているDRAMでは、スイッチングトランジ スタのリーク電流を厳しく抑えなければならない。これ は、ビジーレートが一定になるようにリフレッシュ時間 が一世代ごとに二倍に長大化していることと、低消費電 力化のためにリフレッシュ時間がより長くなる傾向とか らさらに厳しくなってきているためである。スイッチン グトランジスタのリーク電流を抑制するには、カットオ フ特性を改善する必要があり、そのためにゲート酸化膜 をより薄く形成する方策がとられている。さらに周辺回 路トランジスタの駆動力を高める上でもゲート酸化膜を より薄く形成する方策がとられている。一方、トランジ スタ自身のしきい値電圧によるキャパシタへの書き込み 時の電圧低下を防ぐため、ワード線の電圧をしきい値電 圧以上に上げる方法が従来より採用されているが、この 方法では、信頼性上ゲート酸化膜にかけられる最大電界 からゲート酸化膜の薄膜化にも限界が生じる。最近では そのトレードオフが成立する領域がなくなりつつあり、 高密度高速DRAMを実現することが困難になってき た。

[0004]

【課題を解決するための手段】本発明は、上記課題を解決するためになされたDRAMであり、第1発明のDRAMは、メモリセル領域のトランジスタのゲート絶縁膜を、このメモリセル領域以外のトランジスタのゲート絶縁膜よりも厚く形成したものである。また第2発明のDRAMは、メモリセル領域および入出力回路領域(以下I/O回路領域と記す)の各トランジスタのゲート絶縁膜を、メモリセル領域およびI/O回路領域以外の各トランジスタのゲート絶縁膜を、メモリセル領域およびI/O回路領域以外の各トランジスタのゲート絶縁膜よりも厚く形成したものである。

[0005]

【作用】上記第1発明のDRAMでは、メモリセル領域のトランジスタのゲート絶縁膜を、このメモリセル領域以外のトランジスタのゲート絶縁膜よりも厚く形成したことから、メモリセル領域のトランジスタのカットオフ特性とハイレベルの書き込み補償が満足される。それとともに、周辺回路領域およびI/O回路領域の各トランジスタのゲート絶縁膜は薄く形成されることになるので、各トランジスタの駆動力は高まる。

【0006】また第2発明のDRAMは、メモリセル領域および1/0回路領域のトランジスタのゲート絶縁膜を、メモリセル領域および1/0回路領域以外のトラン

ジスタのゲート絶縁膜の厚さよりも厚く形成したことか ら、メモリセル領域のトランジスタのカットオフ特性と ハイレベルの書き込み補償が満足される。それととも に、周辺回路部のトランジスタのゲート絶縁膜は薄く形 成されることになるので、このトランジスタの駆動力は 高まる。。

[0007]

【実施例】第1発明の実施例を図1の構成図によって説 明する。図では、1トランジスタ/1キャパシタ型DR AMの構成の一例を示す。

【0008】図に示すように、DRAM1は1トランジ スタ/1キャパシタ型のもので、メモリセル領域となる メモリセルアレイブロック11の周辺には、このメモリ セルアレイを駆動する回路やメモリセルアレイからの信 号を処理する回路等を含む周辺回路領域となる周辺回路 プロック12が配置されている。さらに上記周辺回路ブ ロック12に接続した状態に外部との信号のやりとりを 行う入出力回路領域となる I / O 回路プロック 13が配 置されている。上記各ブロック11~13に用いられて いるMOSトランジスタのゲート絶縁膜となるゲート酸 20 化膜厚(図示省略)は、それぞれToxcell、Toxperi、 Toxivo とすると、(1)式のような関係に設定されて いる。

[0009]

【数 1】

 $T_{OXCELL} > T_{OXPERI} = T_{OXI/O}$ \cdots (1)

【0010】次に、上述したゲート酸化膜の厚さの関係 を満足するDRAM1を実現するための製造方法につい て、図2の製造工程図(その1)および図3の製造工程 図(その2)によって説明する。

【0011】まず図2の(1)に示すように、抵抗率1 OΩcm程度のP型の半導体基板(例えばシリコン基 板) 101を用意し、例えばLOCOS法によって、上 記半導体基板101の表面側の所定領域にフィールド酸 化膜102を形成する。なお、図には示さないが、CM OSトランジスタを構成する場合には予めウェル領域を 形成しておく。さらにソフトエラーを防止するためにメ モリセル領域に二重のウェルを形成した構造にしてもよ い。桉いてNチャネルトランジスタおよびPチャネルト ランジスタの各しきい値電圧を設定値に仕上げるため に、Vt 制御インプラを各Nチャネルトランジスタの形 成予定領域およびPチャネルトランジスタの形成予定領 域に対して行う。さらに熱酸化法によってアクティブ領 域に酸化膜151を例えば4nm程度の厚さに形成す

【0012】続いて図2の(2)に示すように、レジス ト膜を形成してそのパターニングを行い、メモリセル領 城131を覆う状態にレジストパターン152を形成す る。このレジストパターン152をエッチングマスクに して、メモリセル領域以外のアクティブ領域132上の 50 トホール118を上記層間絶縁膜117の所定位置(ソ

酸化膜151 (2点鎖線で示す部分)を希フッ酸水溶液 によるエッチングによって除去する。

【0013】次いで、既知のレジスト除去技術によって 上記レジストパターン152を除去する。その後図2の (3) に示すように、熱酸化法によって、ゲート酸化膜 103,104を同時に形成する。このとき、メモリセ ル領域131以外のゲート酸化膜104が6mmとなる ようにする。その場合、メモリセル領域131には予め 酸化膜151〔(2)参照〕が形成されていたため、ゲ ート酸化膜103の膜厚はゲート酸化膜104よりも厚 い8nm程度の膜厚になる。なお、シリコンの熱酸化で は、反応律速と拡散律速とが競合するので、二度の酸化 による絵膜厚は単純な算術加算とはならない。

【0014】続いて図2の(4)に示すように、CVD 法によって、上記構造の上に多結晶シリコン膜を堆積す る。そしてリソグラフィーおよびエッチングによって、 多結晶シリコン膜をパターニングして、ゲート電極10 5およびゲート電極106を形成する。その後イオン注 入法によって、ソース・ドレイン拡散層107およびソ ース・ドレイン拡散層108を形成する。

【0015】次いで上記樽造の上にメモリセルのキャパ シタを形成していく。図3の(1)に示すように、先ず CVD法によって、例えば酸化シリコンを堆積して層間 絶縁膜109を形成し、その後リソグラフィーおよびエ ッチングによって、上記層間絶縁膜109の所定位置 [ソース・ドレイン領域107a(107) 上] にコン タクトホール 110を開口する。そしてCVD法によっ て、多結晶シリコン膜を形成した後、リソグラフィーお よびエッチングによって上記多結晶シリコン膜をパター ニングし、キャパシタの下層電極111を形成する。さ らにCVD法によって、窒化シリコン膜および多結晶シ リコン膜を順に形成する。その後、リソグラフィーおよ びエッチングによってこの多結晶シリコン膜および窒化 シリコン膜をパターニングし、上記室化シリコン膜でキ ャパシタの誘電体薄膜112を形成するとともに上記多 結晶シリコン膜でキャパシタの上層電極113を形成す

【0016】次いでCVD法によって、キャパシタとビ ット線とを分離する層間絶縁膜114を形成し、リソグ ラフィーおよびエッチングによって、上記層間絶縁膜1 14の所定位置 [ソース・ドレイン領域 107b (10 7) 上] にコンタクトホール115を開口する。さら に、導電材として例えばタングステンポリサイド膜を形 成した後、リソグラフィーおよびエッチングによってパ ターニングを行い、ピット線116を形成する。

【0017】続いてさらに上記構造上に金属配線層を形 成していく。図3の(6)に示すように、CVD法によ って酸化シリコンを堆積して層間絶縁膜117を形成 し、リソグラフィーおよびエッチングによってコンタク

ース・ドレイン領域108上)に開口する。その後タン グステンポリサイドのような導電材料をプラグ119と して埋め込む。そしてスパッタリングによってアルミニ ウム合金を堆積して金属層を形成する。そしてリソグラ フィーおよびエッチングによって金属層をパターニング し、配線層120を形成する。最後にパッシペーション 膜121を形成した後、図には示さないポンティング用 のパッド部を開口してウエハプロセスを終了する。

【0018】次にゲート酸化膜の別の製造方法を図4の 製造工程図によって説明する。図4の(1)は、、半導 体基板101上の所定位置にフィールド酸化膜102を 形成する。その後ゲート酸化膜152を形成し、メモリ セル領域131以外のトランジスタのゲート電極106 をパターニングした後の構造を示している。

【0019】続いて少なくとも上記ゲート電極106の 下方のゲート酸化膜152は残して、メモリセル領域1 31上のゲート酸化膜152を除去する。次いで図4の (2) に示すように、熱酸化法によって、新たにゲート 酸化膜103を形成する。このとき、ゲート電極106 の下面側におけるゲート酸化膜152は成長しないの で、その膜厚は変化しない。またこの熱酸化では、メモ *

 $I_{LMAX}' = ((1/2 \text{ Vcc} \cdot \text{Cs}) / \text{Tref}) \eta$

【0022】256Mビットクラスを想定して、具体的 な数値を代入してみる。Cs = 25 f F、Vcc = 1. 5 V、 n=20%、ローパワーモードを考慮して通常の8 倍を設定してTREF = 1024 m s とする。この許容り ーク I LHAI' にはキャパシタや接合リークなどのリーク 成分も含まれるので、トランジスタ自体の許容リークI LWAXはマージンをとり全体の1/10とすると0.37 f Aとなる。この値を最大動作温度、例えば80℃で満 30 足しなければならない。ここでトランジスタのリークモ ードとして、特に留意しなければならないのはパンチス ルーである。もう一つの仕様であるハイレベルの告き込 み補償からくる制限は、トランジスタのゲート酸化膜の 耐圧である。ハイレベルの脅き込み補償のためには、ゲ ートに接続されているワード線をVccよりもブートスト ラップして高電圧をかける方法が従来より広く用いられ てきている。ハイレベルの告き込み補償の条件は(3) 式のようになる。

[0023]

【数3】 $V_{IL} > V_{CC} + \alpha \cdot V_{t}$ · · · (3)

【0024】ここで、Vnはワード線の街き込み時の電 圧、 α はワード線遅延などを考慮したマージン係数で回 路設計にもよるが、例えば1.1~1.5程度の範囲の 所定値に設定する。また、Vt'はバックバイアスがーV cc+Vbbのときのしきい値電圧である。これはハイレベ ルの書き込み時にはトランジスタのソースがVccとなっ ているためである。Vbbは基板バイアスである。ゲート 酸化膜にかけられる最大電界をEoxmax 、ゲート酸化膜 圧をToxとすると上記 (3) 式は近似して (4) 式のよ 50 み補償からくるしきい値電圧の上限はゲート酸化膜厚に

*リセル領域131以外のアクティブ領域上も酸化され、 ゲート電極106が多結晶シリコンからなる場合にはそ の表面も酸化される。そして上記ゲート酸化膜103上 にメモリセル領域131のゲート電極105をパターニ ングする。このようにして膜厚が異なる二種類のゲート 酸化膜152、103を形成することができる。

【0020】次に上記図1によって説明した構成のDR AMlの動作を説明する。DRAMlのメモリセル領域 のトランジスタ (以下メモリセルトランジスタと記す) 10 に要求される重要な仕様として、データの保持状態にお けるカットオフリークとハイレベルの書き込み補償があ る。このうちカットオフリークの仕様については許容り ーク電流の計算によって導かれる。データ破壊を防ぐた めには、次のリフレッシュまでの間にセルの電荷消失が ある割合以下でなければならない。ここでメモリセルの キャパシタ容量をCs 、ハイレベルの書き込み電圧をV cc、セルプレート電圧を1/2 Vcc、許容電荷消失率を η、リフレッシュ間隔をTREFとすると、許容リーク電 流 I LWAX'は(2)式のように表せる。

[0021]

【数2】

 \cdots (2)

うになる。

[0025]

【数4】

 $Vt' < (E_{oxmax} \cdot T_{ox} - V_{cc}) / \alpha \cdot \cdot \cdot (4)$ 【0026】さらに(4)式を変形すると(5)式のよ うになる。

[0027]

【数5】

 $Tox > (\alpha Vt' + Vcc) / Eoxmax$

【0028】トランジスタのリーク電流を前述のように 厳しく抑えるためには、しきい値電圧を高く設定しなけ ればならない、一方、ハイレベルの奪き込み補償のため にはしきい値電圧は低く設定しなければならない。特 に、ゲート酸化膜厚が薄くなってきているので、ゲート 酸化膜にかけられる最大電圧からの制限が厳しい。

【0029】図5は上記関係を示したグラフであり、縦 軸にトランジスタのしきい値電圧、横軸にゲート酸化膜 厚をとってある。ゲート酸化膜にかけられるイントリン シックな許容最大電界は、10MV/cm以上である が、ゲート酸化膜の不完全性などに起因する実用的な長 期信頼性上の許容最大電界 Eoxmax は3MV/cm以上 5MV/cm以下程度である。図においては、Eoxmax =4.5MV/cmとしてある。図中の実線はリーク電 流の制限からくるしきい値電圧の下限を示している。ゲ ート酸化膜を薄膜化していくと、カットオフ特性が改善 されてより低いしきい値電圧でリーク電流の仕様を達成 できる。一方、図中の点線で示したハイレベルの書き込

比例している。両者のトレードオフが成り立つ範囲は、図中の斜線で示す領域となる。この例では、ゲート酸化 膜厚の薄膜化は 6.5 nm程度までで、それ以下ではハイレベルの費き込み補償ができなくなる。そこで、メモリセルトランジスタのゲート酸化膜厚を 8 nm程度にして、周辺回路ブロックおよび I / O回路ブロックのトランジスタのゲート酸化膜厚をそれよりも薄い 6 nm程度に設定する。

【0030】このように、メモリセルトランジスタのゲート酸化膜厚を周辺回路プロックおよび I / O 回路プロックの各トランジスタのゲート酸化膜厚よりも厚く設定するとにより、メモリセルトランジスタのカットオフとハイレベルの告き込み補償を満足するとともに、周辺回路部および I / O 回路部の各トランジスタの駆動力を高めることができる。したがって、高密度でかつ高速動作が可能な D R A M デバイスを実現できる。

【0031】次に第2発明の実施例を図6の構成図によって説明する。図に示すように、1トランジスタ/1キャパシタ型のDRAM2のメモリセルアレイブロック(メモリセル領域)21の周辺には、このメモリセルアレイを駆動する回路やメモリセルアレイからの信号を処理する回路等を含む周辺回路ブロック(周辺回路領域)22が配置されている。さらに外部との信号のやりとりを行うI/O回路ブロック(入出力回路領域)23が上記周辺回路に接続した状態に配置されている。さらに外部電源を高圧する電圧変換回路24が電源とI/O回路ブロック23との間に設けられている。

【0032】上記電圧変換回路24は、微細なトランジ スタで構成された内部回路を低電圧で動作させ、低消費 電力化とホットキャリア等による信頼性の低下を防ぐと 同時に、外部のデバイスとは従来の入出力電圧によるイ ンターフェースをとる。そのために、例えば外部電源電 圧が3.3 Vであるとき、2.5 Vに降圧して内部回路 に電源を供給する。この電圧変換回路24を内蔵するこ とにより、メモリチップへの電源は単一ですむ。また内 部の周辺回路のトランジスタは低電圧においても高速動 作が可能なようにできるだけ薄いゲート酸化膜を用い る。一方、I/〇回路のトランジスタでは、高い外部電 圧においても十分な信頼性が得られるように、周辺回路 プロックのトランジスタのゲート酸化膜よりも厚いゲー **ト酸化膜を用いる。したがって、メモリセル領域、周辺** 回路領域、I/O回路領域に用いられているMOSトラ ンジスタのゲート酸化膜厚をそれぞれToxcell、T OXPERI、TOXI/O とすると、(6) 式のような関係にな

[0033]

【数6】

る。

 $Toxcell = Toxi/o > Toxperi \qquad \cdot \cdot \cdot (6)$

【0034】上記(6)式を満足するようにトランジス 増大を最小に抑えられる。したがって、高密度で タのゲート酸化膜の厚さを変えてDRAMを製造する方 50 速動作が可能なDRAMデバイスを実現される。

8

法は、上記図2,図3によって説明したのと同様のプロセスである。そのため、ここではその説明は省略する。なお、メモリセル領域のゲート酸化膜とI/O回路領域のゲート酸化膜とは同時に形成すれば、Toxcell=Toxl/0なる関係は満足される。

【0035】次ぎに上記DRAM2の動作の説明を行う。上記第1発明の実施例と同様にして、DRAM2のメモリセルトランジスタに要求されるカットオフリークの仕様について、許容リーク電流は、上記説明した

(2) 式のようになる。そして256Mビットクラスを想定した場合のトランジスタ自体の許容リーク電流 I LMAXは、一例として I LMAX=0.37f Aとなる。この値を最大動作温度、例えば80℃で満足しなければならない。

【0036】もう一つの仕様であるハイレベルの書き込み補償からくる制限は、トランジスタのゲート酸化膜の耐圧である。ハイレベルの書き込み補償のためには、ゲートに接続されているワード線をVccよりもブートストラップして高電圧をかける方法が従来より広く用いられてきている。ハイレベル書き込み補償の条件は上記説明した(3)式のようになり、それを変形すると上記(5)式のようになる。

【0037】そしてメモリセルトランジスタのリーク電流の制限からくるしきい値電圧の下限とハイレベルの音き込み補償からくるしきい値電圧の上限はトレードオフの関係にある。そのため、ゲート酸化膜厚の薄膜化の下限は、上記第1発明の実施例で説明したのと同一条件であれば、6.5 nm程度で、それ以下ではハイレベルの音き込み補償ができなくなる。そこで例えば、メモリセルトランジスタのゲート酸化膜厚を8 nm程度にし、周辺回路プロックのトランジスタのゲート酸化膜には、内部よりも高い外部電源電圧がかかるので、メモリセルトランジスタと同じ8 nm程度とする。

【0038】このように、メモリセルアレイブロック21のトランジスタのゲート酸化膜厚および I / O 回路ブロック23のトランジスタのゲート酸化膜厚を周辺回路ブロック22のトランジスタのゲート酸化膜厚より。厚く設定するとにより、メモリセルトランジスタのカットオフとハイレベルの審き込み補償を満足する。それとともに、周辺回路ブロック22のトランジスタの駆動力が高められる。また外部電源を降圧する電圧変換回路24を介することなく高い電源電圧のかかる I / O 回路ブロック23のトランジスタのゲート酸化膜厚を厚くするので信頼性も向上される。さらにメモリセルアレイブロック21のトランジスタと I / O 回路ブロック23のトランジスタのゲート酸化膜を同一にしているので、工程の増大を最小に抑えられる。したがって、高密度でかる決動作が可能な D R A M デバイスを実現される。

【0039】以上の説明では、256MbDRAMレベルのパラメータ設定を用いたが、他の世代のDRAMデバイスにおいても適用が可能である。またメモリセルの形式としては、製造方法で説明したスタックト型以外のものであっても差し支えはない。

100401

【発明の効果】以上、説明したように第1発明によれば、DRAM装置のメモリセル領域におけるトランジスタのゲート絶縁膜を、メモリセル領域以外におけるトランジスタのゲート絶縁膜よりも厚く形成したので、メモ 10リセルトランジスタのカットオフリークと、ハイレベルの書き込み補償を満足するとともに、周辺回路領域および入出力回路領域のトランジスタの駆動力を高めることができる。したがって、高密度でかつ高速動作可能なDRAMデバイスを実現できる。

【0041】また第2発明によれば、DRAM装置のメモリセル領域および入出力回路領域における各トランジスタのゲート絶縁膜を、メモリセル領域および入出力回路領域以外におけるトランジスタのゲート絶縁膜よりも厚く形成したので、メモリセルトランジスタのカットオでリークと、ハイレベルの普き込み補償を満足するとともに、周辺回路領域のトランジスタの駆動力を高めるこま

*とができる。したがって、高密度でかつ高速動作可能な DRAMデバイスを実現できる。

10

【図面の簡単な説明】

【図1】第1発明の実施例に関するDRAMの構成図である。

【図2】第1発明のDRAMの製造工程図(その1)で ある。

【図3】第1発明のDRAMの製造工程図(その2)で ある。

0 【図4】ゲート酸化膜の別の製造工程図である。

【図 5】 しきい値電圧とゲート酸化膜厚との関係図である。

【図 6 】第 2 発明の実施例に関する D R A Mの構成図である。

【符号の説明】

1, 2 DRAM

11, 21 メモリセルアレイブロック

12,22 周辺回路プロック


13,23 I/O回路プロック

24 電圧変換回路

103,104,152 ゲート酸化膜


131 メモリセル領域

[図1]




第1年明の実施中に関するDRAMの構成图

【図2】



第1発明のDRAMの製造工程图(その1)

23 I/O @ 84フロック



しきい値をEEとケート酸化限度との関係図 第2を明の失結がIに関するDRAMの構成図

24 医压变换回路

ケート政化膜原

(nm)

フロントページの続き

(51) Int. Cl. 6 識別記号 庁内整理番号 FΙ 技術表示箇所

H O 1 L 27/088 29/78

> 671 Z 7735 — 4M HOIL 27/10

301 G 29/78